[ad_1]
Nota dell’editore: questa è una serie di quattro parti di DI che propone miglioramenti nelle prestazioni di un PWM “tradizionale”, la cui uscita è un impulso rettangolare variabile con ciclo di lavoro che richiede il filtraggio da parte di un filtro analogico passa-basso per produrre un DAC. La prima parte suggerisce mitigazioni ed eliminazioni dei tipi di errori PWM comuni. Il secondo descrive circuiti pilotati da vari Vfornitura tensioni agli amplificatori operazionali rail-rail e consentono alle loro oscillazioni di uscita di includere terra e Vfornitura. Il terzo persegue l’ottimizzazione dei filtri analogici post-PWM. Questa quarta parte persegue l’ottimizzazione dei filtri analogici post-PWM.
La parte 1 può essere trovata qui.
La parte 2 può essere trovata qui.
La parte 3 può essere trovata qui.
Recentemente, è stata pubblicata una serie di idee progettuali (DI) (vedi Contenuto correlato) che riguardano modulatori di larghezza di impulso generati da microprocessori che guidano filtri passa-basso per produrre DAC. Sono stati introdotti approcci che affrontano l’attenuazione dell’ondulazione, la minimizzazione del tempo di assestamento e le limitazioni nell’accuratezza. Questo è il quarto di una serie di DI che propongono miglioramenti nelle prestazioni complessive del DAC basato su PWM. Ciascuna delle raccomandazioni della serie è implementabile indipendentemente dalle altre. Questo DI risolve le modifiche della sequenza PWM che facilitano i requisiti di filtraggio analogico passa basso.
Stupisci il mondo dell’ingegneria con il tuo design unico: Guida per la presentazione di idee di progettazione
La tirannia della risoluzione rispetto al tempo di risposta
La combinazione della frequenza di clock PWM Fclk Hz e il numero di bit b della risoluzione PWM determinano la frequenza più bassa (Fclk·2-B Hz) componente di uscita di un PWM standard. Tra tutti i possibili cicli di lavoro, questo componente è anche il più grande e quindi il più difficile da sopprimere per un filtro analogico. Per un dato Fclk, maggiore è il numero di bit di risoluzione, più lungo sarà il tempo di assestamento di un filtro che fornisca un’adeguata soppressione. Ma esiste un modo per aggirare questa limitazione.
Supponiamo che un PWM standard a 8 bit la cui uscita sia 0 o 1 sia configurato per un ciclo di lavoro di (arbitrariamente) 121/256. I primi 121 stati in un ciclo di 256 stati sarebbero 1 e i restanti 135 sarebbero 0. Ma cosa succederebbe se i primi 128 stati iniziassero con 60 e gli ultimi 128 stati iniziassero con 61? Chiameremo questo PWM “diviso in due”. Queste due sequenze sono state leggermente sfasate in ampiezza in modo che possano essere viste chiaramente sul grafico mostrato in Figura 1.
Figura 1 Sequenze di uscita di PWM standard e suddivisi in due a 8 bit con la stessa frequenza di clock, periodo e ciclo di lavoro (121/256).
La forma d’onda blu rappresenta il PWM standard e quella arancione è il PWM diviso in due. Perché quest’ultimo potrebbe essere vantaggioso? Consideriamo gli spettri dei due PWM visti in figura 2.
figura 2 Contenuto di frequenza di PWM standard e suddivisi in due a 8 bit con la stessa frequenza di clock, periodo e ciclo di lavoro (121/256).
L’energia nella prima armonica del PWM diviso in due è trascurabile rispetto a quella del PWM standard. L’attenuazione necessaria per la prima armonica è stata notevolmente ridotta e quella necessaria viene ora applicata all’armonica al doppio della frequenza. Ora è possibile utilizzare un filtro analogico di attenuazione in frequenza meno aggressivo, con conseguente tempo di assestamento più breve in risposta a una modifica del ciclo di lavoro.
Un altro modo di vedere questo è raddoppiare il periodo PWM diviso in due a 512 stati per produrre un PWM a 9 bit. Come mostrato in Figura 3, gli spettri dei due PWM sono quasi identici perché le forme d’onda nel dominio del tempo sono quasi identiche: differiscono solo per il fatto che ogni altra sequenza di 256 bit, uno stato aggiuntivo sostituisce uno stato zero. Il PWM a 9 bit a risoluzione più elevata produce una piccola quantità di energia (meno dell’1%) alla metà della frequenza della fondamentale a 8 bit. Qualsiasi filtro passa-basso analogico con un’adeguata soppressione della frequenza fondamentale a 8 bit attenuerà più che sufficientemente il segnale a metà di quella frequenza.
Figura 3 Contenuto di frequenza di un PWM standard a 8 bit del ciclo di lavoro 121/256 e di un PWM a 9 bit diviso in due del ciclo di lavoro (121,5/256). Condividono lo stesso orologio, ma il periodo di divisione in due è il doppio del PWM standard.
Il superciclo
Possiamo pensare alla divisione in due come alla generazione di un “superciclo” composto da due cicli di 2B stati, ciascuno avente almeno S uno-stato, con 0 ≤ S < 2B. In un ciclo, uno stato zero potrebbe essere scambiato con uno stato uno se il numero totale di uno nel superciclo è dispari. Questo è un PWM a (b+1) bit con un periodo di 2b+1 stati. Ma non c’è motivo di fermarsi a due. Può esserci un superciclo di 2N cicli dove n è un numero intero qualsiasi. Con ogni ciclo in grado di scambiare facoltativamente uno stato zero con uno stato uno, ciò porta ad un superciclo PWM con una risoluzione di 2b+n bit. Ma a differenza dei PWM standard, non superciclici, la cui componente di energia spettrale massima è a fclk/2b+n Hz, il superciclo ha una f molto più altaclk/2B Hz. Come nel caso specifico dello split-in-two, ciò facilita i requisiti di filtraggio analogico e si traduce in un tempo di assestamento più breve.
Vale la pena pensare a un superciclo come costituito dalla somma di due sequenze diverse. Una è la sequenza S in cui ogni ciclo consiste in una sequenza identica di S stati uno contigui. L’altra è la sequenza X in cui ogni ciclo scambia facoltativamente il primo stato zero successivo all’ultimo stato uno con un altro stato uno. La sequenza X ha X stati uno dove 0 ≤ X < 2N. Il ciclo di lavoro del superciclo è quindi (2N·S + X)/2b+n.
Quando n = 1 per un superciclo, c’è solo un ciclo in cui può risiedere uno stato in più. Ma quando n > 1, anche X è maggiore di uno e la questione diventa come distribuire gli X tra i 2N cicli in modo da minimizzare l’energia del superciclo alle basse frequenze. I bravi ragazzi di Microchip che producono il microcontrollore SAM D21 non solo hanno capito questo per noi, ma lo hanno anche implementato nell’hardware [1]! Per questo circuito integrato è necessario solo scrivere i valori di X e S in registri separati per implementare un PWM a superciclo; l’hardware fa il resto senza supervisione. Fortunatamente, è semplice per quasi tutti i microprocessori potenziare un PWM standard per implementare un superciclo. Per ogni ciclo PWM, il conteggio del ciclo di lavoro deve essere modificato in modo che immediatamente dopo la sequenza di S uno, il primo zero venga cambiato in uno se e solo se la seguente espressione C è vera per quel ciclo:
MASCHERA & (cycleNbr * X) > MASCHERA – X
Qui, MASCHERA = 2N– 1, X è come prima, e cycleNbr è la posizione numerica del ciclo nel superciclo. Figura 4 è un grafico delle grandezze delle 32 armoniche più basse di un PWM superciclo n = 4, b = 8. Il grafico fornisce la prova dei vantaggi di questo approccio.
Figura 4 Prime 32 armoniche di un PWM superciclo n=4, b=8. Gli spettri vengono visualizzati da X=1 a 8. (Gli spettri da X=9 a 15 sono gli stessi mostrati.)
L’energia della sequenza X è relativamente bassa, avendo solo da 0 a 2N-1 a uno stato, ma presenta anche la componente di frequenza più bassa, fclk/2n+b Hz. La sequenza S generalmente contiene di gran lunga la maggior quantità di energia (ad eccezione di casi di cicli di lavoro molto piccoli), ma la sua componente di frequenza più piccola è notevolmente più alta in Fclk/2B Hz. Tra le sequenze X, X = 1 dà l’ampiezza maggiore per la sua prima armonica: 2-11 a fclk/2n+b Hz. Lo spettro della sequenza S inizia dal numero armonico 2 della sequenza X4 = 16 e produce la sua ampiezza massima di 2/π per quell’armonica quando S = 211. Se questo fosse un PWM standard (un superciclo n = 0 – nessun superciclo, cioè, solo un normale PWM), allora quell’ampiezza di 2/π apparirebbe ad una frequenza che è 16 volte inferiore. Il PWM standard presenta un problema di filtraggio molto più grave. Il suo filtro impiegherebbe molto più tempo per stabilizzarsi in risposta a una modifica del ciclo di lavoro a causa della quantità molto maggiore di attenuazione a bassa frequenza richiesta.
Confronto dei filtri per PWM standard e superciclo a (n+b) bit
I contributi filtrati nel dominio del tempo in stato stazionario CA dei PWM standard e del superciclo (con le sue sequenze X e S) dovrebbero essere inferiori a una frazione α della tensione del PWM a uno stato. Un valore ragionevole di α è 2-(n+b+1), ½ LSB. Ciò si traduce in un fattore di attenuazione di 1/4 alla prima armonica della sequenza X. È una fortuna che anche un semplice filtro RC a due componenti che soddisfi questo requisito attenuerà sufficientemente tutte le armoniche della sequenza X più elevate, quindi non ci sono ulteriori vincoli da soddisfare per sopprimerle. Il 16th La frequenza dell’armonica X è quella della prima armonica S. La sua energia PWM richiede un fattore di attenuazione di (π/2)·2-(n+b+1) con un ciclo di lavoro del 50%. Ancora una volta, qualsiasi filtro passa basso che soddisfi questo requisito attenuerà adeguatamente le rimanenti armoniche della sequenza S. Per una Fclk = 20 MHz, Figura 5 E Figura 6sono grafici delle risposte al gradino nel dominio della frequenza e del tempo di 3rd ordinare i filtri (due amplificatori operazionali, 3 resistori e 3 condensatori) che soddisfino questi requisiti per PWM standard a 12 bit e superciclo n = 4, b = 8 PWM (12 bit).
Figura 5 Le risposte in frequenza dei filtri per PWM standard e superciclo n = 4 bit con 12 bit di risoluzione. I massimi delle forme d’onda con picco sono le risposte massime consentite per i filtri alle frequenze di picco. I filtri assicurano che l’energia nel dominio del tempo in stato stazionario alle loro uscite sia inferiore a ½ LSB del fondo scala.
Figura 6 Il registro del valore assoluto delle risposte temporali dei filtri per PWM standard e superciclo n = 4 bit con 12 bit di risoluzione. Il tempo di assestamento molto più breve del superciclo PWM è chiaramente evidente.
Facilitare i requisiti del filtro analogico passa basso
Se associato a un filtro analogico appropriato, un approccio all’incarnazione PWM disponibile nell’hardware in un microprocessore esistente [1] offre tempi di assestamento significativamente più brevi rispetto a un PWM standard. Questo approccio può essere implementato con l’aiuto di una piccola quantità di software in quasi tutti i microcontrollori.
Christopher Paul ha lavorato in varie posizioni di ingegneria nel settore delle comunicazioni per oltre 40 anni.
Contenuto relativo
Riferimenti
- https://ww1.microchip.com/downloads/en/DeviceDoc/SAM-D21DA1-Family-Data-Sheet-DS40001882G.pdf (vedere la sezione 31.6.3.3.)
[ad_2]
Source link
