[ad_1]
Quando i circuiti analogici si mescolano con quelli digitali, i primi talvolta sono insoddisfatti della solita linea di alimentazione singola dei secondi. Ciò crea la necessità di fonti di tensione aggiuntive, spesso con polarità negativa, comunemente fornite da pompe di carica capacitive.
Stupisci il mondo dell’ingegneria con il tuo design unico: Guida per la presentazione di idee di progettazione
Il tipo più semplice è la pompa a diodi, composta da soli due diodi e due condensatori. Ma presenta gli svantaggi intrinseci di richiedere un’onda quadra proveniente separatamente per pilotarlo e di produrre un’ampiezza della tensione di uscita pari ad almeno due gocce di diodi in meno rispetto al rail di alimentazione.
Per evitare ciò sono necessari interruttori della pompa di carica attiva (tipicamente FET CMOS).
Molti chip della pompa di carica CMOS sono disponibili in commercio. Gli esempi includono le pompe ICL7660 multi-origine e Maxim MAX1673 che funzionano bene in applicazioni in cui il carico di corrente non è troppo pesante. Ma non sono sempre particolarmente economici (il 1673, ad esempio, costa > $ 5 in versione singola) e inoltre, a volte il designer sente semplicemente il bisogno di lanciarne uno proprio. Qui è illustrato un esempio dei risultati peculiari che possono verificarsi quando non si resiste a quella tentazione.
La saga inizia con Figura 1che mostra uno schizzo (molto semplificato) di un inverter logico CMOS.
Figura 1 Schema semplificato del tipico circuito I/O del gate CMOS di base che mostra diodi di bloccaggio e coppia di interruttori FET complementari.
Notare innanzitutto i diodi di bloccaggio di ingresso e uscita. Questi servono principalmente per proteggere il chip dai danni da scariche elettrostatiche, ma un diodo è un diodo e può quindi svolgere anche altre funzioni utili. Allo stesso modo, la coppia FET a canale P era destinata a collegare la guida V+ al pin di uscita quando si emette un UNO logico e il canale N per la connessione al pin V- per uno ZERO. Ma i FET CMOS condurranno volentieri la corrente in entrambe le direzioni quando sono ON. Pertanto, la corrente che scorre dal perno alla rotaia funziona altrettanto bene che dalla rotaia al perno.
figura 2 mostra come questi fatti di base del CMOS si riferiscono al pompaggio di carica e all’inversione di tensione.
figura 2 Topologia semplificata delle porte logiche comprendente l’invertitore di tensione, che mostra il dispositivo driver (U1), il dispositivo interruttore (U2) e i condensatori di accoppiamento (Cc), pompa (Cp) e filtro (Cf).
Immagina due inverter interconnessi come mostrato nella Figura 2 con un segnale di controllo a onda quadra accoppiato direttamente all’ingresso di U1 e tramite il cappuccio di blocco CC Cc a U2 con i morsetti di ingresso di U2 che forniscono il ripristino della CC.
Considera il semiciclo dello stato ZERO dell’onda quadra. Entrambi i FET a canale P U1 e U2 si accenderanno, collegando l’estremità U1 di Cp a V+ e l’estremità U2 a terra. Questo caricherà Cp con il suo terminale U1 a V+ e la sua estremità U2 a terra. Notare la polarità invertita del flusso di corrente nel pin di uscita dell’U2 a causa di Cp che guida il pin positivo e da lì a terra attraverso il FET P dell’U2 e il pin del binario positivo.
Quindi considera cosa succede quando il segnale di controllo passa allo stato UNO.
Ora i FET P si spegneranno mentre i FET N si accendono. Ciò costringe la carica precedentemente accettata da Cc a essere scaricata a terra attraverso U1 e il suo complemento prelevato dal pin V di U2, completando così un ciclo di pompaggio di carica che fornisce una quantità di carica negativa:
Q- = -(CpV+ + Cfr V–)
da depositare su cfr. Si noti che il flusso di corrente invertito attraverso U2 si verifica nuovamente. Questo ciclo si ripeterà con la successiva inversione del segnale di controllo, e così via, ecc., ecc.
Durante l’avvio, finché su Cf non si accumula una tensione sufficiente per il normale funzionamento dei circuiti di gate interni e del gate FET, i diodi di bloccaggio U2 servono a rettificare il segnale di pilotaggio Cp e caricare Cf.
Questa è la teoria. Viene mostrata la traduzione in pratica della Figura 2 come un inverter di tensione completo Figura 3. In realtà non è così complicato come sembra.
Figura 3 Invertitore di tensione completo: orologio della pompa da 100 kHz (impostato da R1C1), trigger e driver Schmidt (U1) e commutatore (U2).
Un clock di pompa da 100 kHz viene emesso sul pin 2 del trigger Schmidt U1 74AC14. Questo segnale viene instradato alle cinque porte rimanenti di U1 e alle sei porte di U2 (attraverso tappo di accoppiamento C2). Il trasferimento di carica negativa avviene attraverso C3 in U2 e si accumula sul cappuccio del filtro C5.
Anche se la funzione di isteresi di Schmidt non è realmente necessaria per U2, lo stesso tipo viene utilizzato per entrambi i chip per migliorare l’efficienza e promuovere la sincronicità della commutazione della pompa di carica.
Alcune specifiche prestazionali (V+ = 5V):
- Impedenza dell’uscita V: 8,5 Ω
- Carico continuo massimo: 50 mA
- Efficienza con carico di 50 mA: 92%
- Efficienza con carico di 25 mA: 95%
- Consumo energetico senza carico: 440 µW
- Tempo di avvio < 1 millisecondo
Ma infine, È c’è un vantaggio in termini di costi nel crearne uno tuo? Bene, nei singoli, il 1673 costa $ 5, il 7660 circa $ 2, ma due 74AC14 possono essere acquistati solo per un dollaro. Il costo dei componenti passivi è simile, ma questo circuito DI ha più giunti di saldatura e occupa più area della scheda. Quindi, il punto…??
Ma almeno usare le uscite come input e la terra come output è stato divertente.
E un ripensamento: per il funzionamento a tensione più elevata, è sufficiente inserire i chip metal-gate CD4106B per i 74AC14, quindi senza altre modifiche V+ e V- possono arrivare fino a 20 V.
Il rapporto di Stephen Woodward con la rubrica DI dell’EDN risale a molto tempo fa. Dal suo primo contributo nel 1974 sono state accettate oltre 100 proposte.
Contenuto relativo
[ad_2]
Source link
