[ad_1]
Le minacce alla sicurezza sono oggi un argomento caldo di discussione poiché possono avere un profondo impatto sulle infrastrutture e sui dispositivi elettronici che costituiscono la spina dorsale delle nostre economie globali. È anche chiaro che queste minacce possono farlo Anche essere introdotti durante la progettazione degli stessi dispositivi su cui facciamo affidamento nella nostra vita quotidiana.
La progettazione basata su chiplet sta crescendo rapidamente e il settore sta riconoscendo che è necessario adottare misure di sicurezza durante il flusso di progettazione per garantire che non vengano introdotte minacce alla sicurezza, inavvertitamente o con intenti dannosi. Queste minacce generalmente rientrano in una delle due categorie. Il primo riguarda le minacce hardware (circuiti) involontarie che potrebbero essere un sottoprodotto delle tecnologie di progettazione automatizzata dei circuiti utilizzate per creare chip complessi. La seconda categoria comprende hardware, come i trojan, che vengono aggiunti in modo dannoso e deliberato al progetto e possono rimanere nascosti all’interno del progetto fino a quando non vengono attivati da segnali o schemi specifici.
I chiplet possono provenire da molte fonti diverse e contemporaneamente la domanda del settore per nuovi progetti basati su chiplet sta accelerando. Il settore deve fare i conti con il fatto che le minacce sono reali e che garantire la sicurezza nel flusso di progettazione è fondamentale. Per raggiungere questo obiettivo sarà necessario il contributo del settore, la collaborazione e il consenso sul supporto delle migliori pratiche e tecnologie per combattere queste minacce alla sicurezza.
L’ESD Alliance, una comunità tecnologica SEMI, e l’azienda membro dell’ESD Alliance, Garanzia del silicio, ospiteranno un panel di settore e un webinar di discussione giovedì 14 marzo, dalle 9:00 alle 10:00 PST. La tavola rotonda sarà moderata da Raj Gautam Dutta, CEO e co-fondatore di Silicon Assurance, un’azienda focalizzata sulla gestione della fiducia e della sicurezza nel flusso di progettazione dei chip.
I relatori provengono da un’ampia sezione trasversale del settore della progettazione di chip e discuteranno delle minacce che possono verificarsi durante le varie fasi del flusso di progettazione e durante l’assemblaggio e il test. Prenderanno inoltre in considerazione gli ultimi progressi e i diversi approcci che possono essere impiegati per salvaguardare il futuro della progettazione basata su chiplet.
Il pannelloÈ includereS Swarup Bhunia, professore dotato di Semmoto e direttore del Warren B. Nelms Institute; Steve Carlson, Direttore/Architetto di soluzioni, Soluzioni aerospaziali e di difesa presso Cadence Design Systems; John Hallman, responsabile delle soluzioni tecnologiche di verifica digitale per Siemens EDA; Serge Leef, responsabile della microelettronica sicura presso Microsoft; Salman Nasir, Senior Technical Program Manager di Battelle; e Ming Zhang, vicepresidente dell’accelerazione R&D di PDF Solutions.
Unisciti a noi per comprendere meglio la portata delle potenziali minacce e come il settore può collaborare per affrontarle.
La registrazione al webinar virtuale Chiplet Security—Current and Future è gratuita. I dettagli per la registrazione possono essere trovati su Sito web dell’Alleanza ESD.
[ad_2]
Source link
