[ad_1]
Con uno sviluppo significativo, Renesas Electronics Corporation, un’importante azienda di semiconduttori, ha ufficialmente introdotto un core CPU a 32 bit all’avanguardia costruito sull’architettura del set di istruzioni RISC-V (ISA) a standard aperto. Quest’ultima aggiunta al portafoglio di microcontrollori di Renesas, nota per la famiglia RX e la famiglia RA basate sull’architettura Arm Cortex-M, espande l’offerta dell’azienda nel panorama in rapida evoluzione dei sistemi embedded.
Il core CPU RISC-V di nuova concezione è versatile e funge da controller di applicazione primario, core secondario in system-on-chips (SoC), sottosistemi su chip o all’interno di prodotti standard specifici per l’applicazione (ASSP) profondamente integrati. Renesas vanta una notevole metrica prestazionale di 3,27 CoreMark/MHz, superando architetture comparabili. Inoltre, la sua implementazione nell’area del silicio migliora il rapporto costo-efficacia riducendo al minimo le correnti di dispersione sia di funzionamento che di standby.
Questo core della CPU offre opzioni di personalizzazione tramite l’opzione RV32 “I” o “E”, consentendo l’ottimizzazione in base ai requisiti applicativi specifici. Renesas ha integrato diverse estensioni ISA RISC-V, inclusa l’estensione M per operazioni di moltiplicazione e divisione ottimizzate, l’estensione A per istruzioni di accesso atomico, l’estensione C per istruzioni compresse per risparmiare spazio di memoria e l’estensione B per la manipolazione dei bit.
La flessibilità di RISC-V ISA consente ai progettisti di personalizzare gli elementi in base ai loro casi d’uso specifici, ottimizzando il consumo energetico, le prestazioni e l’ingombro del silicio. Caratteristiche degne di nota includono un registro di monitoraggio dello stack per rilevare e prevenire overflow della memoria dello stack, migliorando la robustezza del software applicativo.
In termini di architettura, la CPU include un’unità di previsione dei rami dinamici per un’esecuzione efficiente del codice, supportando interfacce di debug Jtag compatte adatte a microcontrollori con pin limitati. Inoltre, una funzione di salvataggio della banca dei registri migliora la latenza della risposta e consente il comportamento in tempo reale nei dispositivi integrati. Per informazioni approfondite sul sistema, è disponibile un’unità di tracciamento delle istruzioni.
Basandosi sulla sua storia di innovazione, Renesas ha già introdotto dispositivi ASSP a 32 bit per il controllo vocale e il controllo motore, insieme ai microprocessori (MPU) per uso generale RZ/Five a 64 bit basati su core CPU sviluppati da Andes Technology Corp. L’azienda è attualmente in fase di campionamento e fornisce dispositivi basati sul nuovo core a clienti selezionati. Renesas prevede di lanciare il suo MCU inaugurale basato su RISC-V e i relativi strumenti di sviluppo nel primo trimestre del 2024.
[ad_2]
Source link
