[ad_1]
Uno dei maggiori fornitori di processori embedded ha sviluppato in modo indipendente un core CPU per il mercato RISC-V generico a 32 bit; può essere utilizzato come CPU principale o sottosistema su chip e può anche essere incorporato in un prodotto standard specifico per l’applicazione (ASSP).
Renesas Electronics, che ha progettato e testato un core CPU a 32 bit basato sull’architettura del set di istruzioni (ISA) RISC-V a standard aperto, sta attualmente campionando dispositivi basati su questo nuovo core per clienti selezionati. Prevede di lanciare il suo primo MCU basato su RISC-V e gli strumenti di sviluppo associati nel primo trimestre del 2024.
È importante notare che mentre diversi fornitori di MCU hanno annunciato lo sviluppo di prodotti RISC-V, Renesas è la prima azienda a svelare lo sviluppo di un’architettura MCU RISC-V a 32 bit. Vale anche la pena notare che il portafoglio di MCU a 32 bit del produttore di chip giapponese include la famiglia RX proprietaria e la famiglia RA basata sull’architettura Arm Cortex-M.
Un altro fatto importante nell’incursione RISC-V di Renesas è che ha già introdotto dispositivi ASSP a 32 bit per il controllo vocale e il controllo motore basati su core CPU sviluppati da Andes Technology. Renesas ha anche presentato i microprocessori per uso generale (MPU) a 64 bit basati sui core della CPU Andes.
Il diagramma a blocchi di alto livello evidenzia lo sviluppo dell’architettura MCU RISC-V a 32 bit. Fonte: Renesas
Renesas afferma che la sua CPU RISC-V raggiunge prestazioni CoreMark/MHz di 3,27, superando architetture simili in termini di prestazioni e riduzione delle dimensioni del codice. È una CPU versatile che si adatta a diversi contesti applicativi. Ad esempio, può fungere da controller principale dell’applicazione, core complementare e secondario nei system-on-chips (SoC) e nei sottosistemi su chip e negli ASSP profondamente integrati.
Anche Giancarlo Parodi, principale ingegnere marketing di prodotto presso Renesas, afferma nel suo blog che l’implementazione della CPU è molto efficiente per quanto riguarda l’area del silicio. Oltre a un minore impatto sui costi, aiuta a ridurre la corrente operativa e la corrente di dispersione durante il tempo di standby. Infine, nonostante sia destinato a piccoli sistemi embedded, questo core RISC-V fornisce un elevato livello di throughput computazionale.
Successivamente, in linea con RISC-V ISA che prevede diverse “estensioni” mirate a funzionalità specifiche in modo più efficiente, Renesas ha incluso estensioni per migliorare le prestazioni e ridurre le dimensioni del codice. Inoltre, il core della CPU ha aggiunto un registro di monitoraggio dello stack per migliorare la robustezza del software applicativo. Aiuterà i progettisti a rilevare e prevenire gli overflow della memoria dello stack, un problema comune individuato solo attraverso la copertura dei test.
Il blog di Parodi fornisce maggiori dettagli sulle caratteristiche e capacità della CPU e su come aiutano gli sviluppatori nel benchmarking di un’applicazione e nella verifica del suo comportamento. Maggiori dettagli sul punteggio prestazionale saranno disponibili sul sito web dell’EEMBC una volta presentato il primo prodotto all’inizio del 2024.
I processori RISC-V, noti per la loro flessibilità, si stanno gradualmente facendo strada nel panorama dei sistemi embedded. In questo percorso di progettazione, la disponibilità di una CPU sviluppata internamente da un importante fornitore di MCU conferisce a RISC-V una significativa credibilità nell’offrire soluzioni di elaborazione integrate per un’ampia gamma di applicazioni.
Contenuto relativo
- Una grande settimana per RISC-V
- Esaminando i cinque principali errori su RISC-V
- Le startup aiutano RISC-V a rimodellare l’architettura del computer
- Accelerazione dello sviluppo RISC-V con IP network-on-chip
- Iniziativa RISC-V in Germania per accelerare l’ecosistema di progettazione
L’incursione integrata post RISC-V con uno sviluppo MCU a 32 bit è apparsa per la prima volta su EDN.
[ad_2]
Source link
