L’integrazione di sistemi eterogenei 3D aiuterà ad abbattere il muro ESG?

A SEMICON Europa 2023, abbiamo sentito altre buone notizie sull’integrazione eterogenea 3D dai relatori del CEO Summit e della Advanced Packaging Conference. Non solo è diventato il sostenitore della continuazione del ridimensionamento della Legge di Moore, ma ci consente anche di raggiungere risultati in termini di area e costo delle prestazioni di potenza (PPAC) in un modo più rispettoso dell’ambiente. Doug Yu di TSMC lo chiama ridimensionamento del “muro ESG”. Emily Gallagher di Imec lo ha definito il raggiungimento del PPAC-E.

Ormai è ben compreso e riconosciuto che l’industria dei semiconduttori svolge un duplice ruolo nel percorso verso Net Zero. I dispositivi a semiconduttore rendono possibili le soluzioni tecnologiche necessarie per affrontare il cambiamento climatico. Tuttavia, la loro produzione è stata storicamente un fattore chiave nell’impronta di carbonio. Pertanto è fondamentale realizzare soluzioni più efficienti dal punto di vista energetico e 3D HI potrebbe essere il modo per farlo.

Il puzzle del sistema sostenibile

Nel suo intervento al vertice del CEO, Luc Van Den Hove di IMEC ha osservato che se l’industria dei semiconduttori continua come è stata per i prossimi dieci anni, il suo CO₂ l’impronta raddoppierà. Inoltre, anche il numero di wafer prodotti raddoppierà. “Il CO₂ aumenterà drasticamente e, secondo l’accordo di Parigi, dovremmo cercare di dimezzare la nostra CO₂ orma.” Lo ha chiamato il puzzle del sistema sostenibile. Per risolverlo, dobbiamo affrontare la produzione sostenibile di chip.

Van Den Hove ha affermato che per raggiungere una crescita sostenibile avremo bisogno di progressi sia nel ridimensionamento CMOS che nell’integrazione 3D, a seconda dei carichi di lavoro e dei requisiti specifici. Lo chiama CMOS 2.0, dove lo scaling CMOS e 3D HI forniranno soluzioni complementari a livello di sistema.

Superare il muro ESG

La domanda di dispositivi a semiconduttore per supportare la domanda di calcolo proveniente da applicazioni di intelligenza artificiale generativa come GPT-3 e GPT-4 è in aumento, determinando la necessità di una crescita esponenziale nella produzione di semiconduttori. Tuttavia, si prevede che la tecnologia risultante rappresenterà un punto di svolta per il nostro settore perché può essere utilizzata per aiutarci a progettare circuiti integrati 3D e chiplet più efficienti dal punto di vista energetico utilizzati per costruire i prodotti di intelligenza artificiale generativa in primo luogo.

Secondo Doug Yu di TSMC, la sfida per sostenere la tradizionale Legge di Moore non consiste solo nel ridimensionare il “muro della memoria” o il “muro del potere”, ma ora dobbiamo anche superare il “muro ESG”.

Per fornire sistemi di elaborazione ad alte prestazioni (HPC) avanzati ed efficienti dal punto di vista energetico per supportare GPT-3 e GPT-4, ad esempio, abbiamo bisogno di sistemi avanzati con larghezza di banda di interconnessione e latenza migliorate.

La risposta, ovviamente, sono le soluzioni di sistemi 3D. Ma Yu ha avvertito che non tutto il 3D è uguale e che il sistema PPAC non è più impegnativo di quanto lo fosse cinque anni fa. Ha parlato delle iniziative di TSMC per sviluppare un sistema fotonico compatto che sfrutta 3DFabric per ottenere una maggiore integrazione di elettronica e fotonica. Il risultato è una nuova serie di acronimi:

• Tecnologia IC elettronica-fotonica detta anche EPIC
• Motore fotonico universale compatto, noto anche come COUPE
• Tecnologia di sistema Co-ottimizzazione fotonica elettronica” alias STEPCO.

La complessità guida l’innovazione

Oreste Donzella, KLA, ha continuato sulla stessa linea di Van Den Hove, parlando di come, mentre la scalabilità continua ad evolversi nel front-end, HI è un altro modo per migliorare le prestazioni e non è più la tecnologia del futuro. In aggiunta a ciò, anche i substrati IC avanzati consentono le prestazioni dei dispositivi.

Donzella ha spiegato come, in qualità di fornitore di apparecchiature, KLA abbia riconosciuto i mondi convergenti di front-end, back-end e substrati, nonché la crescente complessità. Ciò ha portato ad una strategia di diversificazione attraverso acquisizioni nel corso degli anni. L’azienda ora offre soluzioni complete di controllo del processo nonché funzionalità di cubettatura al plasma per HI.

Markus Leitgeb di AT&S ha portato avanti la storia dei substrati IC e la necessità di avanzamenti sia nelle tecnologie front-end che in quelle di packaging avanzate. Ha spiegato come le tecnologie avanzate dei substrati dei circuiti integrati possono contribuire a fornire soluzioni efficienti dal punto di vista energetico e energetico.

Ha spiegato come sia il nucleo che gli strati di costruzione possono essere utilizzati per creare un nucleo di substrato multifunzionale, “coltellino svizzero”, con diversi concetti avanzati che aiutano a risolvere sfide come l’erogazione di energia, la densità di interconnessione, la riduzione delle perdite e altro ancora. I più maturi di questi sono i componenti attivi e passivi integrati che offrono vantaggi in termini di affidabilità, fattori di forma più sottili, dissipazione del calore, miniaturizzazione e percorsi del segnale più brevi.

La grande novità di AT&S è la creazione di un centro di competenza di ricerca e sviluppo in Austria con partner di co-sviluppo che riunirà tutti gli elementi costitutivi del substrato in un unico posto. L’azienda è alla ricerca di partner interessati per questo progetto.

Linea pilota europea 3D HI

Un altro entusiasmante progetto europeo in fase di sviluppo è stato co-presentato da Heiko Dudek, Siemens EDA; Harald Gossner, Intel; e Michael Töpper, Fraunhofer FMD. Il trio ha presentato l’opportunità di sviluppare una linea pilota europea 3D HI che fornirà “un passo avanti per raggiungere la leadership tecnologica”.

Gossner ha discusso delle sfide della catena di fornitura legate all’approvvigionamento multifonderia. Töpper ha parlato delle sfide tecniche dovute agli effetti multifisici dei dispositivi miniaturizzati ultracompatti e di come verranno risolte attingendo al toolbox HI sviluppato da Fraunhofer IZM.

Discutendo la progettazione in base a considerazioni sull’affidabilità, Töpper ha spiegato come i gemelli digitali consentono di esaminare tutte le sfide poste da diversi materiali e processi come il legame ibrido, i TSV e l’integrazione di componenti passivi, necessari per sviluppare interposer Si ad alta densità. I gemelli digitali consentono modelli di processo potenziati dalla conoscenza per la catena tecnologica 3D HI.

Concentrandosi sugli strumenti EDA e sui flussi di lavoro per HI, Dudek ha spiegato che, a differenza dei progetti ASIC del passato, che adottavano un approccio over-the-wall, 3D HI richiede un approccio più collaborativo noto come co-ottimizzazione della tecnologia di sistema (STCO).

“La pianificazione e l’analisi predittiva sono il collante che tiene insieme tutto”, ha spiegato. “Ha bisogno di un gemello digitale per modellare e prevedere il comportamento a valle.”

La realizzazione di questo progetto è prevista per il primo trimestre del 2024 e fa parte delle HI Roadmap 2030+.

Soluzioni di supply chain più intelligenti per un ecosistema sostenibile

Presentando a nome dell’iniziativa Sustainable Semiconductor Technologies and Systems di imec, Emily Gallagher ha riportato la conversazione sull’argomento generale della produzione sostenibile di semiconduttori parlando della gravità delle sostanze chimiche PFAS. Ha introdotto il nuovo acronimo di cui ho parlato prima – PPAC-E – e ha parlato dell’importanza di misurare sia le emissioni operative sia le emissioni incorporate di un chip.

Per affrontare questi problemi, imec ha recentemente lanciato imec.netzero, una fab virtuale dal basso verso l’alto che quantifica l’impronta di un chip. La presentazione di Gallagher si è concentrata su come utilizzare lo strumento per valutare il panorama degli imballaggi per circuiti integrati per comprendere il ruolo svolto dagli imballaggi avanzati nella produzione sostenibile di semiconduttori. Si scopre che l’imballaggio a livello di wafer ha un impatto significativo sulle emissioni aggiungendo il 5% – 10% alle emissioni dei chip IC.

Thorsten vom Stein, Merck (o EMD Electronic Materials, una divisione di Merck KGAA Darmstadt Germania, come è conosciuta negli Stati Uniti) ha descritto gli sforzi che l’azienda sta compiendo per far avanzare la produzione di materiali semiconduttori digitalizzando la progettazione dei processi chimici. Ha spiegato che rimodellare lo sviluppo dei materiali richiede una sperimentazione ricca di dati.

Anche se afferma di non aspettarsi che i laboratori digitali sostituiscano completamente i laboratori fisici, vom Stein afferma che la digitalizzazione sta dimostrando di ridurre i costi di ricerca e sviluppo, migliorare il time-to-market e ridurre le finestre di qualificazione. Migliora la soglia della “prima volta giusta”. L’obiettivo è spostare la densità dei dati a livello di produzione al primissimo esperimento.

Può essere utilizzato per sviluppare soluzioni prive di PFAS? vom Stein ha spiegato che il C0₂ il budget del processo aziendale è uno dei parametri di misurazione nel laboratorio digitale. Aiuta a lavorare sulla riduzione e a trovare surrogati per soluzioni non PFAS. Ha anche affermato che l’azienda discute dell’importanza delle normative e dei governi per dare priorità agli sforzi nel modo giusto, ma che c’è ancora molta strada da fare per rendere il dialogo più produttivo.

In sintesi….

Anche se in questa conclusione viene citata solo una selezione dei relatori della giornata, i messaggi principali sono stati questi: Advanced Packaging è più interessante che mai e l’Europa sta lavorando per costruire un ecosistema in grado di supportarlo. I mondi della produzione front-end, degli imballaggi avanzati e dei substrati stanno convergendo e le aziende che riconoscono e supportano tutto ciò prospereranno. L’intero settore sta lavorando per trovare soluzioni che riducano la nostra impronta di carbonio. Sulla strada della sostenibilità non è più una questione di SoC O 3D HI, ma di una combinazione di entrambi per raggiungere PPAC-E. Gli approcci 3D HI forniscono dispositivi più efficienti dal punto di vista energetico.