Test avanzati del chipset per la verifica pre-silicio

Spirent Communications, fornitore leader di soluzioni di test e garanzia per dispositivi e reti di prossima generazione, ha annunciato oggi una collaborazione con Cadence Design Systems, Inc., per fornire una soluzione congiunta di verifica system-on-chip (SoC) di rete che colmi il divario tra verifica pre-silicio e verifica post-silicio.

La collaborazione apporta sofisticate funzionalità di emulazione del traffico Ethernet virtuale e funzionalità di test alla verifica pre-silicio nel Cadence Palladium^® Sistemi di emulazione Z2 Enterprise e Protium™ X2 Enterprise Prototyping. Altamente scalabile e flessibile, la soluzione ha la capacità di emulare qualsiasi velocità di porta da 1G a 800G a livello di applicazione e di introdurre rapidamente funzionalità aggiuntive per abilitare nuovi casi d’uso secondo necessità.

Sviluppata congiuntamente da Spirent e Cadence, la soluzione è progettata per consentire la crescente larghezza di banda dei dati necessaria per verificare i progetti di data center e altre applicazioni ad alte prestazioni. La partnership combina le velocità dati e le densità di porte all’avanguardia di Spirent TestCenter con le capacità di verifica leader del settore dei sistemi Cadence Palladium e Protium come una soluzione unificata con casi di test riutilizzabili, portatili e automatizzati.

“Siamo lieti di collaborare con un fornitore leader di software computazionale per colmare il divario tra la convalida pre e post-silicio dei prodotti di rete di prossima generazione con questa soluzione altamente flessibile ed economicamente vantaggiosa”, ha affermato Aniket Khosla, VP della gestione del prodotto per Cloud e IP a Spirent. “La nostra collaborazione con Cadence fornisce l’accesso alla più recente soluzione Chip Design Verification per aiutare i clienti a identificare i problemi critici nelle prime fasi del ciclo di vita della progettazione e accelerare il time-to-market per le ultime innovazioni che guidano il settore. Aiuterà a ridurre i tempi di sviluppo, a semplificare i test del complesso processo di progettazione dei chipset Ethernet e a garantire che i nuovi prodotti funzionino come previsto”.

Michael Young, direttore senior del gruppo di gestione dei prodotti, System and Verification Group di Cadence, ha dichiarato: “Attraverso il nostro lavoro con Spirent, Cadence continua il nostro impegno a collaborare con i leader del settore per offrire le migliori soluzioni al mercato della verifica pre-silicio. Se integrate nei sistemi di emulazione Palladium e di prototipazione Protium, le funzionalità di emulazione e test del traffico Ethernet di Spirent consentono ai clienti comuni di estendere la verifica con traffico e scenari reali, riducendo notevolmente il time-to-market”.

I vantaggi esclusivi della soluzione congiunta includono:

• Test efficaci ed efficienti per la convalida pre-silicio da 1G a 800G per test a livello di applicazione,
• Integrazione completa dell’applicazione di test e dell’ambiente di emulazione senza la necessità di hardware di test esterno,
• Risparmi sui costi derivanti dall’identificazione e dalla risoluzione dei problemi nella progettazione dei chip in fase iniziale
• Una piattaforma di test unificata che colma le lacune tra la verifica pre e post-silicio, consentendo la continuità dei test dalle prime fasi di sviluppo del prodotto fino all’implementazione presso il cliente
• Capacità di testare tutte le fasi del ciclo di vita del prodotto in silicio, riutilizzo delle applicazioni che fa risparmiare tempo, implementazione di metriche standard per misurazioni e analisi dei risultati più efficaci e facile integrazione nei flussi di lavoro CI/CD,
• Accelerazione dell’intero ciclo di vita dello sviluppo del silicio.

“La progettazione dei chip richiede molto tempo, i test iniziali nella fase di progettazione pre-silicio aiutano ad accelerare il time-to-market per le ultime innovazioni del settore riducendo problemi e rischi nelle fasi successive del ciclo di sviluppo”, afferma Khosla. “La nuova piattaforma di test unificata riduce la complessità dei test e accelera la progettazione tecnologica e lo sviluppo di chipset Ethernet”.

Per ulteriori informazioni, visitare https://www.spirent.com