Cadence migliora la progettazione del SoC hyperscale con un portafoglio IP ampliato per il processo TSMC N3E con IP SerDes 224G-LR di nuova generazione

SAN JOSE, California— Cadence Design Systems, Inc. (Nasdaq: CDNS) ha annunciato oggi di aver ampliato il proprio portafoglio di proprietà intellettuale di progettazione sul processo a 3 nm (N3E) di TSMC, in particolare con l’aggiunta del prodotto di punta Cadence^® SerDes PHY IP 224G Long-Reach (224G-LR), che ha ottenuto il successo del silicio di primo passaggio. Altri IP di Cadence Design sul processo avanzato TSMC N3E hanno dimostrato il successo del silicio o sono stati eliminati, fornendo ai clienti comuni un’ampia gamma di interfacce ad alta velocità e IP di memoria per i loro progetti più avanzati. L’ampio portfolio di Cadence sul processo N3E di TSMC offre potenza, prestazioni e area (PPA) leader del settore per soddisfare le applicazioni di networking, hyperscale computing, intelligenza artificiale e machine learning (AI/ML), chiplet, automobilistiche e storage più esigenti.

Con la proliferazione di applicazioni affamate di larghezza di banda e a bassa latenza alimentate dall’intelligenza artificiale generativa e dai modelli linguistici di grandi dimensioni (LLM), la necessità di soluzioni IP innovative che consentano una trasmissione dati efficiente e robusta ad alta velocità è diventata fondamentale. Per rispondere a questa crescente domanda, il nuovo IP SerDes PHY 224G-LR e altri IP di interfaccia Cadence leader sul processo TSMC N3E inaugurano una nuova era di innovazione e connettività ad alta velocità. Il 224G-LR SerDes PHY IP presenta un’architettura innovativa che fornisce una combinazione eccezionale di velocità, portata ed efficienza energetica. Le caratteristiche principali includono:

• Supporto per velocità dati full duplex da 1 a 225 Gbps con eccellenti prestazioni LR
• Efficienza energetica ottimizzata configurabile per diverse portate di canale (LR, MR, VSR)
• Intelligenza integrata per migliorare l’affidabilità e la robustezza del sistema

L’IP PHY 224G-LR fa parte del portafoglio IP Cadence sul processo N3E avanzato di TSMC, che include anche IP PHY SerDes 112G LR, PCI Express^® (PCIe^®) SerDes multiprotocollo 6.0/5.0/4.0/3.0/2.0, 64G/32G SerDes multiprotocollo, interconnessione chiplet universale Express^™ (UCIe^™), LPDDR5x/5/4x/4, DDR5/4/3 e GDDR7/6 IP. I SerDes 224G/112G LR SerDes e l’IP DDR5 di Cadence hanno dimostrato il successo del primo passaggio del silicio. PCIe, SerDes multiprotocollo 64G/32G, LPDDR5x/5, GDDR7/6 e UCIe IP sono stati implementati con successo all’inizio del 2023.

“Le innovative soluzioni IP di Cadence per il processo N3E più avanzato di TSMC consentono ai nostri clienti di raggiungere livelli senza precedenti di prestazioni ed efficienza energetica, beneficiando al tempo stesso delle funzionalità all’avanguardia del processo N3E di TSMC”, ha affermato Dan Kochpatcharin, responsabile della divisione Design Infrastructure Management di TSMC. . “La nostra ultima collaborazione con Cadence su progetti IP rivoluzionari per la tecnologia a 3 nm di TSMC ha il potenziale per rimodellare il panorama dei progetti SoC per infrastrutture iperscalabili, AI/ML e 5G/6G”.

“Le nostre collaudate architetture IP di interfaccia sul processo N3E all’avanguardia di TSMC hanno realizzato miglioramenti significativi in ​​termini di prestazioni ed efficienza energetica, consentendo ai nostri comuni clienti di sfruttare i vantaggi del processo N3E ottenendo al tempo stesso un time-to-market più rapido”, ha affermato Rishi Chugh, vicepresidente del marketing di prodotto per il Gruppo IP presso Cadence. “Le velocità SerDes devono passare rapidamente ai nodi di prossima generazione per soddisfare la crescente domanda di larghezza di banda dati richiesta dall’intelligenza artificiale generativa e da altre infrastrutture di rete ad alta velocità. La dimostrazione di Cadence del silicio 224G-LR offre ai clienti un solido percorso di aggiornamento verso progetti iperscala di prossima generazione. La nostra stretta collaborazione con TSMC ci consente di fornire IP di alta qualità progettata per ottenere il successo del silicio al primo passaggio e un time-to-market più rapido”.

Il portafoglio completo Cadence IP sul processo TSMC N3E supporta Cadence Intelligent System Design^™ strategia consentendo l’eccellenza nella progettazione di SoC a nodo avanzato.

Per ulteriori informazioni sull’IP SerDes PHY 224G di prossima generazione di Cadence e sul portafoglio completo di IP Cadence N3E Design, visitare il sito www.cadence.com/go/N3EDIPPR.

A proposito di cadenza

Cadence è un leader fondamentale nella progettazione di sistemi elettronici, forte di oltre 30 anni di esperienza nel software computazionale. L’azienda applica la strategia sottostante di Intelligent System Design per fornire software, hardware e proprietà intellettuale che trasformano i concetti di progettazione in realtà. I clienti Cadence sono le aziende più innovative al mondo, che forniscono prodotti straordinari, dai chip alle schede, fino ai sistemi completi per le applicazioni di mercato più dinamiche, tra cui l’informatica su vasta scala, le comunicazioni 5G, il settore automobilistico, mobile, aerospaziale, di consumo, industriale e sanitario. Per nove anni consecutivi, la rivista Fortune ha nominato Cadence una delle 100 migliori aziende per cui lavorare. Scopri di più su www.cadence.com.